桂林芯片驗(yàn)證招聘 logo

桂林芯片驗(yàn)證招聘

桂聘提供2025年8月桂林芯片驗(yàn)證最新招聘,七星區(qū)4條,有五險(xiǎn)等,更多芯片驗(yàn)證芯片驗(yàn)證芯片驗(yàn)證工程師招聘,就上桂聘 guipin.com 篩選工作

FPGA工程師

8000-15000元·13薪
桂林-七星區(qū)-信息產(chǎn)業(yè)園 1人 1年以上 碩士以上 光電 制造業(yè) 知名企業(yè) 環(huán)境優(yōu)美 優(yōu)質(zhì)企業(yè) 瀏覽:169
  • 五險(xiǎn)
  • 公積金
  • 提供住房
  • 崗位晉升
  • 工作餐
  • 年終獎(jiǎng)
  • 節(jié)日禮物
10小時(shí)前
閔女士
人事主管
崗位職責(zé):
1、參與項(xiàng)目需求分析和總體方案設(shè)計(jì),根據(jù)需求進(jìn)行FPGA器件選型,完成軟硬件接口定義;
2、負(fù)責(zé)FPGA的代碼編寫、仿真、時(shí)序優(yōu)化;
3、參與系統(tǒng)聯(lián)調(diào),協(xié)同解決調(diào)試過程中出現(xiàn)的各種問題;
4、完成項(xiàng)目過程中FPGA相關(guān)的各類文檔編寫。
任職要求:
1、電子信息工程等相關(guān)專業(yè),本科學(xué)歷2年以上工作經(jīng)驗(yàn)或碩士學(xué)歷;
2、精通Xilinx/Altera芯片開發(fā)環(huán)境及仿真調(diào)試工具,熟練使用ISE、Quartus、Modelsim或VCS;
3、精通VerilogHDL語言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法,掌握FPGA設(shè)計(jì)、開發(fā)流程和仿真技術(shù),具有獨(dú)立的FPGA編碼、仿真、調(diào)試能力;
4、熟悉FPGA高速接囗設(shè)計(jì)、時(shí)序約束和分析;
5、熟悉DDR、PCI/PCIE等接口協(xié)議、高速AD/DA應(yīng)用開發(fā);
6、至少有1個(gè)以上完整項(xiàng)目經(jīng)驗(yàn),熟悉FPGA設(shè)計(jì)、開發(fā)、驗(yàn)證、調(diào)試;
7、熟悉C/C++者優(yōu)先,熟悉Matlab/Python者優(yōu)先;
8、有光信號(hào)處理、光通信產(chǎn)品開發(fā)經(jīng)驗(yàn)者優(yōu)先。

嵌入式工程師

4000-10000元
桂林-七星區(qū)-創(chuàng)意產(chǎn)業(yè)園 2人 20-40歲 本科以上 光電 檢測 創(chuàng)業(yè)公司 環(huán)境優(yōu)美 優(yōu)質(zhì)企業(yè) 投遞:3人 瀏覽:335
  • 五險(xiǎn)
  • 周末雙休
  • 加班補(bǔ)貼
  • 崗位晉升
  • 工作餐
2025-08-16
劉女士
人事專員
崗位職責(zé)
1、負(fù)責(zé)嵌入式軟件的設(shè)計(jì)與實(shí)現(xiàn);
2、編制相關(guān)開發(fā)設(shè)計(jì)文檔,產(chǎn)品規(guī)格編寫;
3、根據(jù)用戶或其他部門的要求進(jìn)行軟件的設(shè)計(jì)修改和設(shè)計(jì)改進(jìn);
4、負(fù)責(zé)產(chǎn)品邏輯算法、協(xié)議、接口、控制邏輯的需求分析、開發(fā)、驗(yàn)證。
崗位要求
1、計(jì)算機(jī)或通信相關(guān)專業(yè)
2、至少1年的開發(fā)經(jīng)驗(yàn)或有項(xiàng)目經(jīng)驗(yàn)的應(yīng)屆生。
3、能熟練掌握STM32,GD等芯片開發(fā)。
4、熟練掌握RS232,SPI,IIC等常用接口協(xié)議。
5、精通C語言,了解linux或C++。
6、良好的表達(dá)能力或創(chuàng)新能力。
2025-08-14
蔣毅平
【崗位職責(zé)】
(1) 負(fù)責(zé)從netlist到GDS的數(shù)字后端物理實(shí)現(xiàn),完成芯片signoff流程;
(2) 與前端設(shè)計(jì)及模擬版圖工程師合作,完成芯片F(xiàn)loor plan,IO plan等規(guī)劃,支持項(xiàng)目ECO;
(3) 協(xié)同前端人員進(jìn)行時(shí)序分析和優(yōu)化,動(dòng)態(tài)/靜態(tài)功耗分析和優(yōu)化;
(4) 完成版圖的物理驗(yàn)證工作, 撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔,技術(shù)總結(jié)等;
【任職要求】
(1) 三年以上數(shù)字后端物理實(shí)現(xiàn)工作經(jīng)驗(yàn),有成功流片經(jīng)驗(yàn)優(yōu)先;
(2) 熟悉數(shù)字后端設(shè)計(jì)流程;
(3) 熟練掌握后端主流設(shè)計(jì)軟件(Cadence/Synopsys EDA)和signoff軟件(Calibre)
(4) 具有良好的學(xué)習(xí)能力、團(tuán)隊(duì)精神、責(zé)任感、溝通能力;
桂林-七星區(qū)-大學(xué)科技園 1人 計(jì)算機(jī) 軟件 咨詢 投遞:1人 瀏覽:128
2025-08-14
蔣毅平
負(fù)責(zé)SoC芯片、ASIC芯片從netlist到tap-out的全流程工作 ????2. 完成布局布線、功耗壓降分析、寄生參數(shù)提取,DRC&LVS等物理驗(yàn)證 ????3. …… 針對(duì)后端設(shè)計(jì)能夠進(jìn)行時(shí)序分析,并從實(shí)現(xiàn)的角度優(yōu)化芯片面積和功耗 工作地點(diǎn):桂林 or 西安
約 4 個(gè)崗位

桂林芯片驗(yàn)證招聘最新投遞

用APP更方便
掃碼下載桂聘APP
在線聊,入職快

桂林 數(shù)字IC驗(yàn)證工程師百科

...崗位職責(zé)
1.負(fù)責(zé)IC模塊級(jí)驗(yàn)證環(huán)境、測試向量的開發(fā)和調(diào)試;
2.負(fù)責(zé)SOC芯片級(jí)驗(yàn)證環(huán)境、測試向量的開發(fā)和調(diào)試;
3.熟練分析待驗(yàn)?zāi)繕?biāo),提取驗(yàn)證向量;
4.負(fù)責(zé)開發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境,驗(yàn)證腳本工具,并維護(hù)驗(yàn)證流程;
5.與設(shè)計(jì)工程師緊密合作,理解模塊及芯片設(shè)計(jì)規(guī)格,能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作;
6.測試平臺(tái)開發(fā),基于高級(jí)硬件語言如SystemVerilog的直接測試案例和隨機(jī)化測試案例設(shè)計(jì)及功能覆蓋率生成;
7.能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。
企業(yè)服務(wù)
費(fèi)用標(biāo)準(zhǔn)
商務(wù)合作
聯(lián)系我們
用戶幫助
用戶協(xié)議
隱私政策
聯(lián)系方式
在線客服:800019119
客服電話:07733679588
客服郵箱:guipin@vip.qq.com / guipin@21cn.com
桂聘APP客戶端
與HR在線聊,入職更快
掃碼下載APP