桂林芯片驗(yàn)證招聘

桂聘提供2025年10月桂林芯片驗(yàn)證最新招聘，七星區(qū)3條，有五險(xiǎn)等，更多芯片驗(yàn)證IC設(shè)計(jì)IC工程師招聘，就上桂聘 guipin.com 篩選工作

招聘職責(zé) 相關(guān)崗位相關(guān)企業(yè)

資深芯片數(shù)字物理設(shè)計(jì)工程師

12000-20000元

桂林申首半導(dǎo)體科技有限公司

桂林-七星區(qū)-大學(xué)科技園 1人計(jì)算機(jī) 軟件咨詢瀏覽:78

2025-10-02

蔣毅平

【崗位職責(zé)】
(1) 負(fù)責(zé)從netlist到GDS的數(shù)字后端物理實(shí)現(xiàn)，完成芯片signoff流程；
(2) 與前端設(shè)計(jì)及模擬版圖工程師合作，完成芯片F(xiàn)loor plan，IO plan等規(guī)劃，支持項(xiàng)目ECO；
(3) 協(xié)同前端人員進(jìn)行時(shí)序分析和優(yōu)化，動(dòng)態(tài)/靜態(tài)功耗分析和優(yōu)化；
(4) 完成版圖的物理驗(yàn)證工作, 撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔，技術(shù)總結(jié)等；
【任職要求】
(1) 三年以上數(shù)字后端物理實(shí)現(xiàn)工作經(jīng)驗(yàn)，有成功流片經(jīng)驗(yàn)優(yōu)先；
(2) 熟悉數(shù)字后端設(shè)計(jì)流程；
(3) 熟練掌握后端主流設(shè)計(jì)軟件(Cadence/Synopsys EDA)和signoff軟件(Calibre)
(4) 具有良好的學(xué)習(xí)能力、團(tuán)隊(duì)精神、責(zé)任感、溝通能力；

數(shù)字后端IC工程師

6000-10000元

桂林申首半導(dǎo)體科技有限公司

桂林-七星區(qū)-大學(xué)科技園 1人計(jì)算機(jī) 軟件咨詢投遞:1人瀏覽:236

2025-10-02

蔣毅平

崗位要求
1.善于學(xué)習(xí)，對(duì)技術(shù)有熱情；
2.電子相關(guān)專業(yè)本科及以上學(xué)歷；
3.邏輯清晰，具有一定的編程能力，熟悉tcl 、perl、shell等
4.有較強(qiáng)責(zé)任意識(shí)和溝通協(xié)作能力，以及團(tuán)隊(duì)合作精神
崗位職責(zé)
????1. 負(fù)責(zé)SoC芯片、ASIC芯片從netlist到tap-out的全流程工作
????2. 完成布局布線、功耗壓降分析、寄生參數(shù)提取，DRC&LVS等物理驗(yàn)證
????3. 針對(duì)后端設(shè)計(jì)能夠進(jìn)行時(shí)序分析，并從實(shí)現(xiàn)的角度優(yōu)化芯片面積和功耗
工作地點(diǎn)：桂林 or 西安

FPGA工程師

8000-15000元·13薪

桂林光隆科技集團(tuán)股份有限公司

桂林-七星區(qū)-信息產(chǎn)業(yè)園 1人 1年以上碩士以上光電制造業(yè) 知名企業(yè) 環(huán)境優(yōu)美優(yōu)質(zhì)企業(yè) 瀏覽:139

五險(xiǎn)
公積金
提供住房
崗位晉升
工作餐
年終獎(jiǎng)
節(jié)日禮物

2025-09-30

閔女士

人事主管

崗位職責(zé):
1、參與項(xiàng)目需求分析和總體方案設(shè)計(jì)，根據(jù)需求進(jìn)行FPGA器件選型，完成軟硬件接口定義;
2、負(fù)責(zé)FPGA的代碼編寫、仿真、時(shí)序優(yōu)化;
3、參與系統(tǒng)聯(lián)調(diào)，協(xié)同解決調(diào)試過程中出現(xiàn)的各種問題;
4、完成項(xiàng)目過程中FPGA相關(guān)的各類文檔編寫。
任職要求：
1、電子信息工程等相關(guān)專業(yè)，本科學(xué)歷2年以上工作經(jīng)驗(yàn)或碩士學(xué)歷;
2、精通Xilinx/Altera芯片開發(fā)環(huán)境及仿真調(diào)試工具，熟練使用ISE、Quartus、Modelsim或VCS;
3、精通VerilogHDL語言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法，掌握FPGA設(shè)計(jì)、開發(fā)流程和仿真技術(shù)，具有獨(dú)立的FPGA編碼、仿真、調(diào)試能力;
4、熟悉FPGA高速接囗設(shè)計(jì)、時(shí)序約束和分析;
5、熟悉DDR、PCI/PCIE等接口協(xié)議、高速AD/DA應(yīng)用開發(fā)；
6、至少有1個(gè)以上完整項(xiàng)目經(jīng)驗(yàn)，熟悉FPGA設(shè)計(jì)、開發(fā)、驗(yàn)證、調(diào)試;
7、熟悉C/C++者優(yōu)先，熟悉Matlab/Python者優(yōu)先;
8、有光信號(hào)處理、光通信產(chǎn)品開發(fā)經(jīng)驗(yàn)者優(yōu)先。

約 3 個(gè)崗位